PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-106795

(43) Date of publication of application: 23.04.1996

(51)Int.CI.

G11C 19/00

(21)Application number : **06-242474**

(71)Applicant : FUJI ELECTRIC CO LTD

(22)Date of filing:

06.10.1994


(72)Inventor: IWAI KEIICHI

(54) BIDIRECTIONAL SHIFT REGISTER CIRCUIT DEVICE

(57) Abstract:

PURPOSE: To obtain a bidirectional shift register circuit device which dies not perform erroneous operation even when a high frequency switching signal is inputted.

CONSTITUTION: A bidirectional shift register circuit device 1 employs an inverter 4 into which a switching signal 89a is inputted to output a signal 4a as compared to the conventional example and gate signal generation circuit devices (GG) 2A and 2B as gate signal generation circuit device. The GG2A is provided with an inverter circuit device 3A into which the signal 4a is inputted to output a gate signal 2Aa and an inverter 841 to output a gate signal 2Ab and the GG2B with an inverter circuit device 3B into which the signal 4a is inputted to output a gate signal 2Ba and an inverter 841 to output a gate signal 2Bb. The inverter circuit devices 3A and 3B are inverters which are each provided with a p channel MOS and an n channel MOS connected to each other in a complimentary manner. 'Width dimension/length dimension' values of channel parts of both the p channel MOS and the n channel MOS are differentiated from each other thereby preventing forward and



backward array transmission gates from being turned on simultaneously.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開發号

特開平8-106795

(43)公開日 平成8年(1986)4月23日


審査請求 京請求 誇求項の数4 OL (全 13 四)

(21)出顧番号	特顯平6-242474	(71) 出庭人 000005234	
		含士电接株式会社	
(22)出鎖目	平成6年(1994)10月6日	神奈川県川崎市川崎区田辺新田	1番1号
		(72) 発明者 岩井 走一	
		神奈川県川崎市川崎区田辺新田	1番1長
		當土電器株式会社内	7
		(74)代理人 弁理士 山口 巌	
		(4)代述人 升班工 四口 版	

(54) 【発明の名称】 双方向シフトレジスタ回路健園

(57)【要約】

【目的】高周波数の切替信号が入力されても誤動作が発 生しない双方向シフトレジスタ回路装置を提供する。 【構成】双方向シフトレジスタ回路装置』は、従来例に 対し、切替信号89aを入力し信号4aを出力するイン バータ4、ゲート信号生成回路装置としてゲート信号生 成回路装置(GG)2A、2Bを用いる回路装置であ る。GG2Aは、信号4aが入力されゲート信号2Aa を出力するインバータ回路装置3Aと、ゲート信号2A りを出力するインバータ841とを、GG2Bは、信号 4 a が入力されゲート信号2 B a を出力するインバータ 回路装置3Bと、ゲート信号2Bりを出力するインバー タ841とを備えている。インバータ回路装置3A、3 Bは互いに相補形に接続されたpチャンネルMOSとn チャンネルMOSとを備えたインバータで、両者のpチ ャンネルMOSとnチャンネルMOSのチャンネル部の 「帽方向寸法/長さ方向寸法」値を互いに異ならせてい る.



(2)

【特許請求の範囲】

【請求項1】従属接続される複数のブリップフロップ と、初段のフリップフロップにおいてはその入力端とシ リアル信号の入力端との間に介持され、第2段以降のフ リップフロップのそれぞれにおいてはその入力端と前段 のブリップフロップの出力端との間に介持された、配列 順用のトランスミッションゲートと、最終段のブリップ フロップを除くフリップフロップのそれぞれの入力端 と、次段のフリップフロップの出力端との間に介挿され た逆順用のトランスミッションゲートとを備え、配列順 10 路装置の出力を入力するインバータ回路装置とを有し、 用および逆順用のそれぞれのトランスミッションゲート のオン/オフの状態を、シフト方向の切替えを指令する 切替信号に従って互いに逆状態に切り替えることで、フ リップフロップの配列に対して配列順の方向およびフリ ップフロップの配列に対して逆順の方向のいずれかにシ フト方向を切替えて、シリアル信号のパラレル信号への 変換を行ない、それぞれのフリップフロップの出力進か ちバラレル信号を出力する双方向シフトレジスタ回路装 置において.

配列順用のそれぞれのトランスミッションゲートがオン 20 されるタイミングを、逆順用のそれぞれのトランスミッ ションゲートがオフされるタイミングよりも遅く。か つ、配列順用のそれぞれのトランスミッションゲートが オフされるタイミングを、逆順用のそれぞれのトランス ミッションゲートがオンされるタイミングよりも早く設 定することを特徴とする双方向シフトレジスタ回路装

【請求項2】請求項1に記載の双方向シフトレジスタ回 路装置において、

切替信号を入力してそれぞれのトランスミッションゲー トをオン/オフさせるゲート信号を生成するゲート信号 生成回路装置を、配列順用のトランスミッションゲート 用と連順用のトランスミッションゲート用として別個に 備え、それぞれのゲート信号生成回路装置は、p チャン ネルMOSとnチャンネルMOSとが钼縞形に接続され て、両MOSのゲートの共通接続点に切替信号が入力さ れるインバータ回路装置と、このインバータ回路装置の 出力を入力するインバータ回路装置とを有し、それぞれ の切割信号が入力されるインバータ回路装置が有するp チャンネルMOSおよびn チャンネルMOSの、チャン 40 の出力を入力するインバータ回路の出力とを逆順用のゲ ネル部の「幅方向寸法/長さ方向寸法」値を、配列順用 のゲート信号生成回路装置の持つ値が、逆順用のゲート 信号生成回路装置の持つ値よりも小さい値に設定するこ とで、配列順用のそれぞれのトランスミッションゲート がオンされるタイミングを、逆順用のそれぞれのトラン スミッションゲートがオフされるタイミングよりも遅 く。かつ、配列順用のそれぞれのトランスミッションゲ ートがオフされるタイミングを、逆順用のそれぞれのト ランスミッションゲートがオンされるタイミングよりも 早く設定したことを特徴とする双方向シフトレジスタ回 50 【0001】

路装置。

【請求項3】請求項1に記載の双方向シフトレジスタ回 路装置において、

切替信号を入力してそれぞれのトランスミッションゲー トをオン/オフさせるゲート信号を生成するゲート信号 生成回路装置を、配列順用のトランスミッションゲート 用と逆順用のトランスミッションゲート用として別個に 備え、それぞれのゲート信号生成回路装置は、切替信号 が入力されるインバータ回路装置と、このインバータ回 それぞれの切替信号が入力されるインバータ回路装置の しきい値を、配列順用のゲート信号生成回路装置の待つ 値が、逆順用のゲート信号生成回路装置の持つ値よりも 高い値に設定することで、配列順用のそれぞれのトラン スミッションゲートがオンされるタイミングを、辺順用 のそれぞれのトランスミッションゲートがオフされるタ イミングよりも遅く、かつ、配列順用のそれぞれのトラ ンスミッションゲートがオフされるタイミングを、逆順 用のそれぞれのトランスミッションゲートがオンされる タイミングよりも早く設定したことを特徴とする双方向 シフトレジスタ回路装置。

【請求項4】請求項1に記載の双方向シフトレジスタ回 路装置において、

切替信号を入力して、配列順用のそれぞれのトランスミ ッションゲートをオン/オフさせる配列順用のゲート信 号と、逆順用のそれぞれのトランスミッションゲートを オン/オフさせる逆順用のゲート信号とを生成するゲー ト信号生成回路装置を備え、このゲート信号生成回路装 置は、切替信号を入力してこの信号を返延したうえで出 力する遅延回路装置と、切替信号と遅延回路の出力とを 入力して両信号の論理論に基づく出力信号を出力する論 理積海算回路装置と、切替信号と遅延回路の出力とを入 力して両信号の論理和に基づく出力信号を出力する論理 和演算回路装置と、論理積減算回路装置の出力を入力す るインバータ回路と、論理和演算回路装置の出力を入力 するインバータ回路とを有し、論理積減算回路装置の出 力、および論理積額算回路装置の出力を入力するインバ ータ回路の出力とを配列順用のゲート信号として用い、 論理和演算回路装置の出力、および論理和演算回路装置 ート信号として用いることで、配列順用のそれぞれのト ランスミッションゲートがオンされるタイミングを、逆 順用のそれぞれのトランスミッションゲートがオフされ るタイミングよりも遅く、かつ、配列順用のそれぞれの トランスミッションゲートがオフされるタイミングを、 逆順用のそれぞれのトランスミッションゲートがオンさ れるタイミングよりも早く設定したことを特徴とする双 方向シフトレジスタ回路装置。

【発明の詳細な説明】

【産業上の利用分野】この発明は、シフト方向を、フリ ップフロップの配列順の方向と、フリップフロップ配列 に対して逆順の方向との双方向に、切替えが可能な双方 向シフトレジスタ回路装置に係わり、切替信号に対する 高遠筠作を可能とするように改良されたその構成に関す

[0002]

【従来の技術】近年になり、LEDを平面状に配置した LED最示装置が広く採用されるようになってきてい 用するLED表示装置においては、多数のLEDの駆動 を低コストで可能とするために、2組の小規模な駆動回 路装置を用いることが一般となってきており、この駆動 回路装置用として双方向シフトレジスタ回路装置が使用 されている。

【0003】まず、このLED表示装置等に用いられて いる従来例の双方向シフトレジスタ回路装置の構成を、 図8、図9を用いて説明する。図8は、従来例の双方向 シフトレジスタ回路装置の主要部を示すその回路図であ り、図9は、図8中に示した双方向シフトレジスタ回路 20 装置の要部の詳細を示すその回路図である。なお、図8 中には、図9で付した符号については、代表的な符号の みを記した。

【①①04】図8.図9において、8は、シリアル信号 87aが持つビット数と等しい個数(この享例の場合に はN個である。)のDフリップフロップ等のフリップフ ロップ(以降、FFと略称することがある。) 81(そ れぞれのFF81を区別するために、図中では符号81 に続いて、、、。・・・』、、のサフィックスを付加 F81の使用個数と同一のN個である。) の配列順用の トランスミッションゲート(以降、TGと略称すること がある。) 82と、複数個(この事例の場合にはFF8 1の使用値数に対して1個少ない個数「N-1」個であ る。) の逆順用のトランスミッションゲート(以降、丁 Gと略称することがある。) 83と、ゲート信号生成回 路装置(以降、GGと略称することがある。) 84とを 備える双方向シフトレジスタ回路装置である。

【0005】 TG82、83は、図9中に示したよう 22、832とで構成された公知のアナログスイッチで あり、pEMOS821、831, nEMOS822, 832のそれぞれのゲートに互いに遺極性となる関係の ゲート信号を入力し、ゲート信号の極性に従って、入力 端子823,833と、出力端子824,834の間と が、導通 (オン) 状態または非導通 (オフ) 状態にな る。そうして、TG82は、初段のFF81。に対して は、その入力端とシリアル信号(以降、SINと略称す ることがある。) 87aを入力させる端子87との間に 介挿され、第2段以降のFFであるFF81。~FF8 50 れた前段にあるFF81。から出力された信号88a。

1。に対しては、そのFFの入力端と前段のFFの出力 蜷との間に介挿されている。また、TG83は、最終段 の81, を除くFF81, ~FF81, に対して、そ れぞれのFFの入力端と次段のFFの出力端との間に介 挿されている。

【①①06】GG84は、インバータ回路装置であるイ ンバータ841で構成され、2値信号である切替信号 (以降、R/Lと略称することがある。)89aを入力 し、R/L89aのレベルのままで出力されるゲート信 る。広い表示面積とするために多数のLEDアレイを使 10 号84a【図10(b)を参照。】と、R/L89aが インバータ841を介して取り出された、R/L898 のレベルに対して反転した関係のレベルを持つゲート信 号84b (図10(c)を参照。) とを出力する。88 は、それぞれのFFから出力されるパラレル信号88a (それぞれのパラレル信号88aを区別するために、図 中では符号88aに続いて、、 ・・・・・ のサ フィックスを付加することにする。) を双方向シフトレ ジスタ回路装置(以降、単にシフトレジスタと略称する ことがある。) 8から取り出すための端子(それぞれの 総子88を区別するために、図中では符号88に続い て、4 、4 ・・・・・・・・・・・ のサフィックスを付加するこ とにする。) であり、89は、R/L89aを入力させ る端子である。

【0007】前述した構成を持つシフトレジスタ8は、 R/L89aがハイレベル(以降、「H」と略称するこ とがある。)であるか、ローレベル(以降、「L」と略 称することがある。)であるかによってそのシフト方向 は異なるが、いずれの場合においても、入力されたS! N87aを、図示を省略したクロックパルスの各パルス することにする。)と、複数個(この事例の場合にはF 30 毎にシフトして、バラレル信号(以降、SOUTと略称 することがある。) 88 a を出力する動作を行う。そう して、R/L89aが「し」である場合には、ゲート信 号848は「し」であり、ゲート信号846は「H」で あるので、TG82はオフ状態となり、TG83はオン 状態となる。この状態におけるシフトレジスタ8の動作 を図9を用いて説明する。今、FF81。に着目する と、FF81。に入力される信号81a。は、TG83 を介して伝達された後段にあるFF81。から出力され た信号88a。である。そうして、FF81。が出力し に、共に、pEMOS821,831と、nEMOS8 40 た信号888a,は、TG82。がオフしているために、 FF81。には入力されない。従って、シフトレジスタ 8のシフト方向は、FF81の図8に示す配列関係に関 して右一左の、いわゆる逆順の方向となる。

【0008】また、R/L89aが「H」である場合に は、ゲート信号848は「H」であり、ゲート信号84 bは「L」であるので、TG82はオン状態となり、T G83はオフ状態となる。この状態におけるシフトレジ スタ8の動作をFF81。に着目すると、FF81。に 入力される信号81 a。は、「G82」を介して伝達さ (4)

である。そうして、FF81。が出力した信号88ac は、TG83。がオフしているために、FF81。には 入力されない。従って、シフトレジスタ8のシフト方向 は、FF81の図8に示す配列関係に関して左一右の方 向となり、R/L89aが「L」である場合に対して反 転した関係である、いわゆる配列順の方向となる。

【0009】なお、SIN87aの入方鑑、R/L89 aの入力蟾には、SIN87a、R/L89aのための バッファを備えたものも知られている。このバッファと しては、例えば、1個のインバータ、または、バッファ からの出力のレベルを入力された信号のレベルと一致さ せるために2個のインバータを直列に接続したものが使 用されることが多いものである。

[0010]

【発明が解決しようとする課題】前述した従来技術によ る双方向シフトレジスタ回路装置においては、2.値信号 の切替信号を用いることで、そのシフト方向を任意に切 り替えることが可能である。しかしながら、双方向シフ トレジスタ回路装置がその出力を供給する負荷装置によ 極めて短時間で切り替えることが要求されることが有り えるが、この場合に、双方向シフトレジスタ回路装置8 では次記する問題が発生する。すなわち、切替信号89 aがこのような高周波の場合には、インバータ841を 介して出力されるゲート信号84万は、インバータ84 1が持つゲート容量等が原因となり、切替信号89aが 直接出力されるゲート信号84 a に対して、図11中に 示したように遅れ時間△taを持つことになる。〔図1 1 (b), (c)を参照。〕

4 b とを入力したTG82、TG83が待つpEMO S. n E M O S とは、図 1 1 (d) ~ 図 1 1 (g) に示 したように動作することになる。これ等の内、TG82 が持つpEMOS821はゲート信号84りを入力して 図11(d)に示したごとくに動作し、丁G82が待つ n EMOS 8 2 2 は、ゲート信号 8 4 a を入力して図 1 1 (f) に示したごとくに動作することになる。また、 TG83が持つpEMOS831はゲート信号84aを 入力して図11(e)に示したごとくに動作し、TG8 して図11(g)に示したごとくに勤作することにな る.

【0011】この場合に、切替信号89aの「H」→ 「L」への切り替わりタイミングに着目すると、このタ イミングにおいては、pEMOS821とpEMOS8 31とが遅れ時間△1。の期間は同時にオンしているこ とになる。また、切替信号89 aの「し」→「H」への 切り替わりタイミングに着目すると、このタイミングに おいては、nEMOS822とnEMOS832とが遅 れ時間ム t 。の期間は同時にオンしていることになる。 50 および n チャンネルMOSの、チャンネル部の「帽方向

シフトレジスタ8においては、このようなTG82とT G83とが同時にオンすることは、あるFF81に対し て、前段のFF81が出力した信号88aと、後段のF F81が出力した信号88aとが同時に入力されること になるので、シフトレジスタ8が誤動作することになる のである。

【①012】との発明は、前述の従来技術の問題点に鑑 みなされたものであり、その目的は、高周波数の切替信 号が入力された場合であっても誤動作を発生することの 10 無い双方向シフトレジスタ回路装置を提供することにあ る.

[0013]

【課題を解決するための手段】この発明では前途の目的

1) 従属接続される複数のフリップフロップと、初段の フリップフロップにおいてはその入力端とシリアル信号 の入力端との間に介持され、第2段以降のフリップフロ ップのそれぞれにおいてはその入力端と前段のフリップ フロップの出力端との間に介持された、配列順用のトラ っては、双方向シフトレジスタ回路装置のシフト方向を 20 ンスミッションゲートと、最終段のブリップフロップを 除くフリップフロップのそれぞれの入力端と、次段のフ リップフロップの出力端との間に介挿された逆順用のト ランスミッションゲートとを備え、配列順用および逆順 用のそれぞれのトランスミッションゲートのオン/オフ の状態を、シフト方向の切替えを指令する切替信号に従 って互いに逆状態に切り替えることで、フリップフロッ プの配列に対して配列順の方向およびフリップフロップ の配列に対して逆順の方向のいずれかにシフト方向を切 替えて、シリアル信号のパラレル信号への変換を行な このような関係にあるゲート信号84aとゲート信号8 30 い。それぞれのフリップフロップの出力鑑からバラレル 信号を出力する双方向シフトレジスタ回路装置におい て、配列順用のそれぞれのトランスミッションゲートが オンされるタイミングを、逆順用のそれぞれのトランス ミッションゲートがオフされるタイミングよりも遅く、 かつ、配列順用のそれぞれのトランスミッションゲート がオフされるタイミングを、逆順用のそれぞれのトラン スミッションゲートがオンされるタイミングよりも早く 設定する機成とすること、または、

2) 前記1項に記載の手段において、切替信号を入力し 3が持つnEMOS832は、ゲート信号84bを入力 40 てそれぞれのトランスミッションゲートをオン/オフさ せるゲート信号を生成するゲート信号生成回路装置を、 配列順用のトランスミッションゲート用と逆順用のトラ ンスミッションゲート用として別個に備え、それぞれの ゲート信号生成回路装置は、pチャンネルMOSとnチ ャンネルMOSとが相消形に接続されて、両MOSのゲ ートの共通接続点に切替信号が入力されるインバータ回 路装置と、このインバータ回路装置の出力を入力するイ ンバータ回路装置とを有し、それぞれの切替信号が入力 されるインバータ回路装置が有するヮチャンネルMOS

寸法/長さ方向寸法」値を、配列順用のゲート信号生成 回路装置の持つ値が、逆順用のゲート信号生成回路装置 の持つ値よりも小さい値に設定することで、配列順用の それぞれのトランスミッションゲートがオンされるタイ ミングを、逆順用のそれぞれのトランスミッションゲー 上がオフされるタイミングよりも遅く。かつ、配列順用 のそれぞれのトランスミッションゲートがオフされるタ イミングを、逆順用のそれぞれのトランスミッションゲ ートがオンされるタイミングよりも早く設定した構成と すること、または、

3) 前記1項に記載の手段において、切替信号を入力し てそれぞれのトランスミッションゲートをオンノオフさ せるゲート信号を生成するゲート信号生成回路装置を、 配列順用のトランスミッションゲート用と逆順用のトラ ンスミッションゲート用として別個に備え、それぞれの ゲート信号生成回路装置は、切替信号が入力されるイン パータ回路装置と、このインパータ回路装置の出力を入 力するインバータ回路装置とを有し、それぞれの切替信 号が入力されるインバータ回路装置のしきい値を、配列 順用のゲート信号生成回路装置の持つ値が、逆順用のゲー20 ート信号生成回路装置の持つ値よりも高い値に設定する ことで、配列順用のそれぞれのトランスミッションゲー 上がオンされるタイミングを、逆順用のそれぞれのトラ ンスミッションゲートがオフされるタイミングよりも遅 く、かつ、配列順用のそれぞれのトランスミッションゲ ートがオフされるタイミングを、逆順用のそれぞれのト ランスミッションゲートがオンされるタイミングよりも 早く設定した構成とすること、または、

4) 前記1項に記載の手段において、切替信号を入力し て、配列順用のそれぞれのトランスミッションゲートを 30 オン/オフさせる配列順用のゲート信号と、逆順用のそ れぞれのトランスミッションゲートをオン/オフさせる 逆順用のゲート信号とを生成するゲート信号生成回路装 置を備え、このゲート信号生成回路装置は、切替信号を 入力してこの信号を遅延したうえで出力する遅延回路装 置と、切替信号と遅延回路の出力とを入力して両信号の 論理積に基づく出力信号を出力する論理積額算回路装置 と、切替信号と遅延回路の出力とを入力して両信号の論 理和に基づく出力信号を出力する論理和演算回路装置

と、論理論演算回路装置の出力を入力するインバータ回 40 ものである。 路と、論理和海集回路装置の出力を入力するインバータ 回路とを有し、論理論演算回路装置の出力、および論理 領海第回路装置の出力を入力するインバータ回路の出力 とを配列順用のゲート信号として用い、論理和演算回路 装置の出力、および論理和消算回路装置の出力を入力す るインバータ回路の出力とを逆順用のゲート信号として 用いることで、配列順用のそれぞれのトランスミッショ ンゲートがオンされるタイミングを、逆順用のそれぞれ のトランスミッションゲートがオフされるタイミングよ りも遅く、かつ、配列順用のそれぞれのトランスミッシー50 ンパータ回路装置のしきい値が同一値であるとすると、

ョンゲートがオフされるタイミングを、逆順用のそれぞ れのトランスミッションゲートがオンされるタイミング よりも早く設定した構成とすること。により達成され

[0014]

【作用】この発明においては、双方向シフトレジスタ回 路装置において、(1)例えば、切替信号を入力してそ れぞれのトランスミッションゲートをオン/オフさせる ゲート信号を生成するゲート信号生成回路装置を、配列 10 順用のトランスミッションゲート用と逆順用のトランス ミッションゲート用として別個に備え、それぞれのゲー ト信号生成回路鉄蹬は、pチャンネルMOSとnチャン ネルMOSとが相信形に接続されて、両MOSのゲート の共通接続点に切替信号が入力されるインバータ回路装 置と、このインバータ回路装置の出力を入力するインバ ータ回路装置とを有し、それぞれの切替信号が入力され るインバータ回路装置が有するpチャンネルMOSおよ びnチャンネルMOSの、チャンネル部の「幅方向寸法 /長さ方向寸法」値を、配列順用のゲート信号生成回路 - 装置の待つ値が、逆順用のゲート信号生成回路装置の持 つ値よりも小さい値に設定することで、配列順用のそれ ぞれのトランスミッションゲートがオンされるタイミン グを、逆順用のそれぞれのトランスミッションゲートが オフされるタイミングよりも遅く、かつ、配列順用のそ れぞれのトランスミッションゲートがオフされるタイミ ングを、逆順用のそれぞれのトランスミッションゲート がオンされるタイミングよりも早く設定する構成とする ことにより、切替信号が入力されるインバータ回路装置 においては、切響信号のレベルの切り替わり時における 出力レベルの切り替わりは、一般のインバータ回路装置 と同様に、インバータ回路装置が持つゲート容量値、チ ャンネル部の電気抵抗値等により定まる時定数に従う遅 れ時間の経過の後に行われる。そうして、切替信号が入 力されるインバータ回路装置の前記の時定数値に強く関 係する数値であるチャンネル部の電気抵抗値は、ゲート 電流の通流路であるチャンネル部の「帽方向寸法/長さ 方向寸法」値により異なる値となる。これは、電流通流 路が持つ電気抵抗値は、電流通流路の長さに比例し、電 流通流路の断面積の逆数に比例するという関係に基づく

【0015】従って、チャンネル部の「幅方向寸法/長 さ方向寸法」値を、配列順用のゲート信号生成回路装置 が有するインバータ回路装置の持つ値が、逆順用のゲー ト信号生成回路鉄置が有するインバータ回路装置の待つ 値よりも小さい値に設定することで、切替信号が入力さ れるインバータ回路装置における切替信号のレベルが切 り替えられた際にゲート電圧が変化する時定数の値は、 配列順用の方が、逆順用の方よりも大きくなる。このた めに、配列順用および逆順用の切替信号が入力されるイ

切替信号のレベルが「L」から「H」に切り替わる限の タイミングは、配列順用の方が逆順用の方よりも遅くな り、また、切替信号のレベルが「H」から「L」に切り 替わる際のタイミングは、配列順用の方が逆順用の方よ りも早くなることになる。また、(2)切替信号を入力 してそれぞれのトランスミッションゲートをオンノオフ させるゲート信号を生成するゲート信号生成回路装置 を、配列順用のトランスミッションゲート用と逆順用の トランスミッションゲート用として別個に備え、それぞ インバータ回路装置と、このインバータ回路装置の出力 を入力するインバータ回路装置とを有し、それぞれの切 替信号が入力されるインバータ回路装置のしきい値を、 配列順用のゲート信号生成回路装置の持つ値が、逆順用 のゲート信号生成回路装置の待つ値よりも高い値に設定 することで、配列順用のそれぞれのトランスミッション ゲートがオンされるタイミングを、逆順用のそれぞれの トランスミッションゲートがオフされるタイミングより も遅く、かつ、配列順用のそれぞれのトランスミッショ ンゲートがオフされるタイミングを、遺順用のそれぞれ 20 のトランスミッションゲートがオンされるタイミングよ りも早く設定した構成とすることにより、それぞれのゲ ート信号生成回路装置が持つ切替信号を入力されるイン バータ回路装置のゲート部の時定数値が同一値であると すると、切替信号のレベルの切り替わり時における出力 レベルの切り替わりは、一般のインバータ回路装置と同 様に、ゲート電圧がしきい値に到達した時点で行われる ものである。従って、しきい値を、配列順用のゲート信 号生成回路装置が有するインバータ回路装置の持つ値 が、逆順用のゲート信号生成回路装置が有するインバー 30 に説明する。 タ回路装置の持つ値よりも高い値に設定することで、切 替信号が入力されるインバータ回路装置における切替信 号のレベルが「し」から「H」に切り替えられた際の。 ゲート電圧がしきい値に到達するのに要する時間は、配 列順用の方が、遠順用の方よりも長くなる。また、切替 信号のレベルが「H」から「L」に切り替えられた際 の、ゲート電圧がしきい値までに降下するのに要する時 間は、配列順用の方が、逆順用の方よりも短くなる。こ のために、切替信号のレベルが「L」から「耳」に切り りも遅くなり、また、切替信号のレベルが「H」から 「し」に切り替わる際のタイミングは、配列順用の方が 逆順用の方よりも早くなることになる。また、(3)切 替信号を入力して、配列順用のそれぞれのトランスミッ ションゲートをオン/オフさせる配列順用のゲート信号。 と、逆順用のそれぞれのトランスミッションゲートをオ ン/オフさせる逆順用のゲート信号とを生成するゲート 信号生成回路装置を備え このゲート信号生成回路装置 は、切替信号を入力してこの信号を遅延したうえで出力

力して両信号の論理論に基づく出力信号を出力する論理 精演算回路装置と、切替信号と遅延回路の出力とを入力 して両信号の論理和に基づく出力信号を出力する論理和 演算回路装置と、論理論演算回路装置の出力を入力する インバータ回路と、論理和滨草回路装置の出力を入力す るインバータ回路とを有し、論理論演算回路装置の出 力、および論理種演算回路装置の出力を入力するインバ ータ回路の出力とを配列順用のゲート信号として用い、 論理和演算回路装置の出力、および論理和演算回路装置 れのゲート信号生成回路装置は、切替信号が入力される 10 の出力を入力するインバータ回路の出力とを逆順用のゲ ート信号として用いることで、配列順用のそれぞれのト ランスミッションゲートがオンされるタイミングを、逆 順用のそれぞれのトランスミッションゲートがオフされ るタイミングよりも遅く。かつ、配列順用のそれぞれの トランスミッションゲートがオフされるタイミングを、 逆順用のそれぞれのトランスミッションゲートがオンさ れるタイミングよりも早く設定した構成とすることによ り、論理論演算回路装置と、論理和演算回路装置とは共 に、切替信号と遮延回路の出力とを入力し、論理積油算 回路装置は両入力の論理積をとり、論理和演算回路装置 は両入力の論理和をとる。切替信号のレベルが「し」か ち「H」に切り替えられた際には、論理論と論理和との 定義に従うので、論理補清算回路装置の出力は、論理和 演算回路装置の出力よりも遅れる。また、切替信号のレ ベルが「頁」から「L」に切り替えられた際には、論理 績と論理和との定義に従うので、論理積海算回路装置の 出力は、論理和演算回路装置の出力よりも早くなる。 [0016]

10

【実施例】以下との発明の実施例を図面を参照して詳細

実施例1:図4は、請求項1,3に対応するこの発明の 一実施例による双方向シフトレジスタ回路装置を示し、 (a) はその主要部を示す回路図であり、(b) は図4 (a) 中に示したゲート信号生成回路装置内で使用され るインバータ回路装置の要部の詳細を示すその回路図で ある。図5は、図4中に示した双方向シフトレジスタ回 路装置の要部の詳細を示すその回路図である。図4、図 5において、図8,図9に示した従来側による双方向シ フトレジスタ回路装置と同一部分には同じ符号を付し、 替わる際のタイミングは、配列順用の方が逆順用の方よ(40)その説明を省略する。なお、図4中には、図5で付した 符号については、代表的な符号のみを記した。

【0017】図4、図5において、1Aは、図8、図9 に示した従来例による双方向シフトレジスタ回路装置8 に対して、ゲート信号生成回路装置84に替えてゲート 信号生成回路装置5A, 5Bを用いると共に、公知のイ ンバータ4を備えた双方向シフトレジスタ回路装置(以 降、単にシフトレジスタと略称することがある。) であ る。インバータ4はその入力端にR/L89aを入力し て、R/L89aをバッファすると共に、R/L89a する遅延回路装置と、切替信号と遅延回路の出力とを入 50 に対してレベルが反転された関係にある信号4aを出力

する。ゲート信号生成回路装置(以降、GGと略称する ことがある。) 5Aは、R/L89aに対応する信号4 aが入力されるインバータ回路装置であるインバータ3 Cと、インバータ841とを備えている。インバータ3 Cの出力端からは、信号4aに対してレベルが反転され た関係、従って、R/L89aに対して同一のレベル関 係に有るゲート信号5 A a が出力される。インバータ8 41は、このゲート信号5Aaを入力し、ゲート信号5 Aaのレベルに対して反転した関係のレベルを持つゲー ト信号5 A D を出力する。 G G 5 B は R / L 8 9 a に 16 たタイミングで出力する。 〔図 6 (d) を参照。〕ま 対応する信号4 a が入力されるインバータ回路装置であ るインバータ3 Dと、インバータ841とを備えてい る。インバータ3Dの出力端からは、信号4aに対して レベルが反転された関係。従って、R/L89aに対し て同一のレベル関係に有るゲート信号SBaが出力され る。インバータ841は、このゲート信号5Baを入力 し、ゲート信号5日aのレベルに対して反転した関係の レベルを持つゲート信号5Bbを出力する。

11

【0018】インバータ30とインバータ30とは共 に、図4(り)中に示すように、互いに相補形に接続さ れたpチャンネルMOS31とnチャンネルMOS32 とを備えており、両MOS31、32のゲートの共通接 続点がインバータ3C.3Dの入力端33であり、両M OS31、32のドレインの共通接続点がインバータ3 C. 3Dの出力端34である。MOS31のソースは弯 源電位が接続される電源端35に接続され、MOS32 のソースは接地電位が接続される接地端36に接続され ている。ここで、この発明による特徴的な構成として、 インパータ3Cのしきい値Vibioは、インパータ3Dの しきい値Vinnaよりも高い値に設定されている。そうし 30 て、ゲート信号5Aa, 5AbはTG82に、ゲート信 号5Ba, 5BbはTG83に、それぞれ供給されてい る.

【0019】なお、インバータ30のしきい値V tineと、インバータ3Dのしきい値Venaeとを異ならせ る方法は、例えば、インバータ3C、インバータ3Dの 製造に当たり、一般の半導体装置の製造プロセスに用い られている適宜の手法を用いるなどして、インバータ3 Cとインバータ3Dとにそれぞれ用いられている。pチ ネル部の不純物遺度を異ならせるとか、pチャンネルM OS31、nチャンネルMOS32のゲート総繰膜の厚 さ寸法を異ならせる等の方法が適用できる。

【0020】図4、図5に示す実施側では、シフトレジ スタ1Aは前記の構成としたことにより、図6中に示し たように動作する。なお、図6では説明が煩雑になるこ とを避けるために、インバータ4における信号の返延時 間を無視して示している。まず、R/L89aのレベル が経時的に図6(a)に示したように変化した場合に、

それぞれが持つ。ゲート電圧V。は、図6(り)に示し たようにほぼ同一値で変化する。ところで、インバータ 3 Cのしきい値はV.xxxであるので、ゲート電圧V。が しさい値V・トュェを越えたタイミングでオンし、その出力 蜷34から「H」のゲート信号5Aaを出力する。〔図 6(c)を容解。〕ゲート信号5Aaを入力したインバ ータ841は、ゲート信号5ム&のレベルに対して反転 した関係のレベルを持つゲート信号5 A b を、ゲート信 号5 A a のレベル変化に対して遅れ時間△ t 。だけ遅れ た、インバータ3Dのしきい値はVsngoであるので、ゲ ート電圧V。 がしきい値V ...。を越えたタイミングでオ ンし、その出力端34から「H」のゲート信号5日&を 出力する。【図6(e)を参照。】そうして、V:,,,,< Vanacの関係にあるので、ゲート信号5Baは、ゲート 信号5Aaも早い時刻に「H」となり、ゲート信号5A aが「L」に戻った後に「L」に戻ることになる。この ゲート信号5Baを入力したインバータ841は、ゲー ト信号5日aのレベルに対して反転した関係のレベルを - 待つゲート信号5Bbを、ゲート信号5Aaとゲート信 号5 A b との関係と同様の、ゲート信号5 B a のレベル 変化に対して遅れ時間心も。だけ遅れたタイミングで出 力する。【図6(宀)を参照。】

12

TG82が持つpEMOS821は、前記のゲート信号 5Abを入力して、図6(g)に示したごとくに動作 し、TG83が持つpEMOS831は、前記のゲート 信号5日aを入力して、図6(h)に示したごとくに動 作する。また、TG82が持つnEMOS822は、前 記のゲート信号5A8を入力して、図6(1)に示した - ごとくに動作し、TG83が待つnEMOS832は、 前記のゲート信号5月りを入力して、図6(j)に示し たごとくに動作する。

【0021】この場合に、切替信号89aの「し」→ 「H」へ切り替わるタイミング、および、「頁」→ 「し」へ切り替わるタイミングに伴うTG82、TG8 3の動作を図6を用いて視察すると、従来例のシフトレ ジスタ8で発生していた。pEMOS822とpEMO S832とが同時にオンされる問題は、ゲート信号5B りを、ゲート信号5 A a が「目」となる時刻よりも早い ャンネルMOS31, nチャンネルMOS32のチャン 46 時刻に「L」とすることにより解消されており、また、 n EMOS821とn EMOS831とが同時にオンさ れる問題は、ゲート信号5Baを、ゲート信号5ABが 「H」となる時刻よりもも遅い時刻に「L」とすること により解消されていることが分かる。

> 【0022】実施例2:図1は、請求項1,2に対応す るとの発明の一実施例による双方向シフトレジスタ回路 装置の主要部を示す回路図であり、図2は、図1中に示 したゲート信号生成回路装置内で使用されるインバータ 回路装置の要部の詳細を示すその回路図である。図1.

この事例では、インバータ3Cおよびインバータ3Dの 50 図2において、図4、図5に示した請求項1、3に対応

(8)

インパータ3A、3Bに使用されている MOSのチャンネル部の「W/L」値

チャンネル部の「W/L」値 MOS 実施例2による区分 の区分 一般品 (松考) SA 3 B 一般品より大 31 約2 一般品より小 32 約1 一般品より大 -般品より小

【0023】図1、図2において、1は、図4、図5に 示した請求項1、3に対応するこの発明の一実施例によ る双方向シフトレジスタ回路装置1Aに対して、GG5 A、5Bに替えてゲート信号生成回路装置(以降 GG 10 と略称することがある。) 2A, 2Bを用いる双方向シ フトレジスタ回路装置(以降、単にシフトレジスタと略 称することがある。) である。GG2Aは、図4に示し たGG5Aに対して、インバータ3Cに替えてインバー タ3Aを用いるようにしている。GG2Aの場合には、 インパータ3Aの出力端からは、R/L89aに対して 同一のレベル関係に有るゲート信号2 A a が出力され、 インバータ841からは、ゲート信号2A8のレベルに 対して反転した関係のレベルを持つゲート信号2 A b が 出力される。GG2Bは、図4に示したGG5Bに対し 20 て、インバータ3Dに替えてインバータ3Bを用いるよ うにしている。GG2Bの場合には、インバータ3Bの 出力端からは、R/L89aに対して同一のレベル関係 に有るゲート信号2日&が出力され、インバータ841 からは、ゲート信号2Baのレベルに対して反転した関 係のレベルを持つゲート信号2Bbが出力される。ゲー ト信号2Aa. 2AbはTG82に、ゲート信号2B a、2BbはTG83に、それぞれ供給されている。 【0024】インバータ3Aとインバータ3Bとは共 に、図4中に示したインバータ3C、3Dと同様に、互 30 3Aは、ゲート電圧Valaがしきい値Vale越えたタイ いに祖稿形に接続されたpチャンネルMOS31とnチ ャンネルMOS32とを備えたインバータである。【図 2を参照。〕そうして、インバータ3A、3Bは、その しさい値Vぃを、共に同一値に設定されている。ここ で、この発明による特徴的な構成として、インバータ3 Aとインバータ3Bとは、〔哀1〕に示すとおり、ロチ ャンネルMOS31とnチャンネルMOS32のチャン ネル部の「幅方向寸法(W)/長さ方向寸法(L)」館 を互いに異ならせている。

13

するこの発明の一裏施例による双方向シフトレジスタ回

路装置、および、図8、図9に示した従来例による双方 向シフトレジスタ回路装置と同一部分には同じ符号を付

し、その説明を省略する。なお、図1中には、図2、図

5で付した符号については、代表的な符号のみを記し

[0025] 【表1】

図1、図2に示す真施例では、シフトレジスタ1は前記 の構成としたことにより、 図3 中に示したように動作す る。なお、図3では図6の場合と同様に、説明が頻維に なることを避けるために、インバータ4における信号の 遅延時間を無視して示している。まず、R/L89aの レベルが経時的に図3(a)に示したように変化した場 一台に、この享倒では、インバータ3Aのゲート電圧V cax 、および、インバータ3Bのゲート電圧Veax と は、図3(b)に示したように、ゲート電圧Vela がゲ ート電圧 Val. よりも緩慢に変化する。このことは、イ ンバータ3A、3Bが持つpチャンネルMOS31とp チャンネルMOS32のチャンネル部の「W/し」値が [表1] に示した値に設定されていることで、インバー タ3 Aのゲートを充放電する際の時定数の値が、インバ ータ3Bのゲートを充放電する際の時定数の値よりも大 きくなったことに基づいている。そうして、インバータ ミングでオンし、その出力端34から「H」のゲート信 号2Aaを出力する。【図3(c)を参照。】ゲート信 号2 A a を入力したインバータ841は、ゲート信号2 Aaのレベルに対して反転した関係のレベルを持つゲー ト信号2Abを、ゲート信号2Aaのレベル変化に対し て遅れ時間立て。だけ遅れたタイミングで出力する。 【図3(d)を参照。】また、インバータ3日は、ゲー ト電圧V。ッッがしきい値V。。を越えたタイミングでオン し、その出力端34から「H」のゲート信号2Baを出 40 力する。 (図3 (e) を参照。) そうして、ゲート電圧 V。。の時定数値<ゲート電圧V。。の時定数値の関係 にあるので、ゲート信号2日aは、ゲート信号2Aaも 早い時刻に「H」となり、ゲート信号2Aaが「L」に 戻った時刻よりも遅れた時刻で「L」に戻ることにな る。このゲート信号2日aを入力したインバータ841 は、ゲート信号2日 8 のレベルに対して反転した関係の レベルを持つゲート信号2Bbを、ゲート信号2Aaと ゲート信号2Abとの関係と同様の、ゲート信号2Ba のレベル変化に対して遅れ時間とし、だけ遅れたタイミ 50 ングで出力する。 [図6(f)を参照。]

前記のゲート信号2Aa、2AbはTG82に、前記の ゲート信号2Ba、2BbはTG83に、それぞれ供給 されて、TG82、TG83のオン/オフ動作を司るこ とになる。これ等のゲート信号によるTG82、TG8 3の動作は図3(g)~(」)に示されている。図3 (g)~(j)に示されている動作は、前記した実施例 1の場合と同様であるので、その説明は省略する。

15

【0026】夷稲例2で示したシフトレジスタ1は、寒 施例1に示したシフトレジスタ1Aと同様に、従来例の シフトレジスタ8の問題点を解決するものである。しか 10 しその手段は、インバータ3Aとインバータ3Bとがそ れぞれ待つ、pチャンネルMOS31とnチャンネルM OS32のチャンネル部の「W/L」値を互いに異なら せることによっているのが、実施例1の場合と異なって いる。このことによって、インバータ3Aとインバータ 3Bの待つ、pチャンネルMOS31、nチャンネルM OS32のチャンネル部の不純物濃度、ゲート絶縁膜の 厚さ寸法等は、シフトレジスタ1に使用されている他の インバータと同一であっても差し支えがが無いものとな る。この結果、シフトレジスターを製造する製造プロセ 20 スを、シフトレジスタ!Aの場合よりも単純化すること が可能となるのである。

【0027】実施例3:図7は、請求項1,4に対応す るこの発明の一実施例による双方向シフトレジスタ回路 装置に用いられるれるゲート信号生成回路装置を説明す る説明図であり (a)はその主要部を示すその回路図 であり、(b) は図7 (a) で示したゲート信号生成回 踏装置の動作を示すその波形図である。図7において、 図8に示した従来例による双方向シフトレジスタ回路装 置と同一部分には同じ符号を付し、その説明を省略す

【0028】図7(a)において、6は、図8中に示し た従来例による双方向シフトレジスタ回路装置8に用い られているゲート信号生成回路装置84に置替えられる ゲート信号生成回路装置である。ゲート信号生成回路装 置(以降、GGと略称することがある。)6は、遅延回 路装置61と、論理論演算回路装置である2入力のAN D回路62と、論理和演算回路装置である2入力のOR 回路63と、2個のインバータ841とを備えている。 し、R/L89aと同波形で、R/L89aに対して遅 延時間ム下だけ遮延された信号61aを出力する。よく 知られた回路装置である。AND回路62は、公知の論 理回路であって、R/L89aと信号61aを入力し、 両信号の論理積に従うゲート信号6Aaを出力する。-方のインバータ841は、このゲート信号8Aaを入力 し、ゲート信号6A8のレベルに対して反転した関係の レベルを持つゲート信号6Abを出力する。OR回路6 3は、公知の論理回路であって、R/L89aと信号6

を出力する。他方のインバータ841は、このゲート信 号6Baを入力し、ゲート信号6Baのレベルに対して 反転した関係のレベルを持つゲート信号6月15を出力す

【0030】図7(a)に示す真施側では、シフトレジ スタに用いられるゲート信号生成回路装置は前記の構成 としたことにより、図7(b)中に示したように動作す る。まず、R/L89aのレベルが経時的に図?(b) (イ) に示したように変化した場合に、信号61aは、 R/L89aに対して遅延時間ム丁だけ遅延した図7 (b) (ロ) に示したように変化する。ゲート信号6A aは、R/L89aと信号61aとの論理論に従うの で、両信号が共に「H」である期間だけ「H」となる波 形が出力される。〔図7(b)(ハ)を参照。〕また、 ゲート信号6日aは、R/L89aと信号61aとの論 **週和に従うので、両信号の一方でも「H」となっている** 期間において「H」となる波形が出力される。〔図7 (b) (二) を参照。) そうして、R/L89aのレベ ルが「L」から「H」に切り替えられた際には、ゲート 信号6Aaは、ゲート信号6Baに対して遅延時間AT だけ遅延して「し」から「H」に切り替えられる。ま た、R/L89aのレベルが「目」から「L」に切り替 えられた際には、ゲート信号6Aaは、ゲート信号6B aに対して遅延時間△丁だけ早く「H」から「L」に切 り替えられる。

【0031】図1、図4、図86利用して説明すると、 前記したゲート信号6Aa、6Abは、シフトレジスタ が持つTG82に供給され、ゲート信号6Ba、6Bb は、シフトレジスタが待つTG83に供給されて、TG 82、TG83のオン/オフ動作を司ることになる。こ れ等のゲート信号によるTG82, TG83の動作は、 前記した実施例1、2の場合と同様であるので、その説 明は省略する。

【0032】実施例3で示したGG6は、実施例1,2 に示したシフトレジスタ1、1 A と同様に、従来側のシ フトレジスタ8の問題点を解決するものである。しかし その手段は、遅延回路装置 61. AND回路 62. OR 回路63を用いているのが、実施例1、2の場合と異な っている。従って、シフトレジスタの内のゲート信号生 【0029】遅延回路装置61は、R/L89aを入力 40 成回路装置を除いた部分は、従来例のシフトレジスタ8 と同一でよいので、その部分に関するシフトレジスタを 製造するのに用いる製造プロセスは、従来例の場合と全 く同一のままで製造することが可能である。

【0033】実施例1、2における今までの説明では、 シフトレジスタ1が有するインパータ3A, 3Bが値え る構成と、シフトレジスタ1Aが有するインバータ5 A、5Bが備える構成とは、それぞれのシフトレジスタ で特有の構成であるとしてきたが、これに限定されるも のではなく、例えば、インバータ3A、3Bが備える特 1aを入力し、両信号の論理和に従うゲート信号6Ba 50 有の構成と、インバータ5A,5Bが備える特有の構成 (10)

17

とを、一体に備えるようにしてもよいものである。ま た。インバータ3Aとインバータ3Bとがそれぞれ待 つ、pチャンネルMOS31とnチャンネルMOS32 のチャンネル部の「W/し」値を、【表2】に示すごと くに設定することで、インバータ3Aのゲート電圧の充 放電の時定数値を、インバータ3Bのゲート電圧の充放 電の時定数値よりも大きくすると共に、インバータ3A のしきい値Vsasaおよびインバータ3Bのしきい値V tajaを、Viaja>Viajaの関係に異ならせることができ る。これにより、TG82がオンされるタイミングを、 TG83がオフされるタイミングよりも遅くし、かつ、 TG82がオフされるタイミングを、TG83がオンさ れるタイミングよりも早くなるように設定するに当た り、実施例1によるインバータのしさい値を異ならせる 方法と、実施例2によるインバータのゲート電圧の充放 電の時定数値を異ならせる方法とを一体に用いて、 実施 することが可能となる。

[0034]

【表2】

インパータのMOSのチャンネル部の「W/L」値

110.5	チャンネル部の「W/L」値			
MOS の区分	Ara est	実施例2による区分		
	一般品 (参考)	3 A	3B	
D₩	約2	一般品より大	一般品より小	
to形	約1	一般品より小	一般品より大	

実施例1~3における今までの説明ではふれなかった が、この発明による双方向シフトレジスタ回路装置は、 一体品として構成してもよいし、例えば、FF81, T G82、83の部分と、GGとその周辺部分とを別個の 製品として構成しもよいものである。また、それぞれの 形態で構成された製品は、当然のことながら、半導体集 補回路装置として構成してもよいものである。

[0.035]

するための手段の項で述べた構成としたことで、次記す る効果を奏する。

の配列順用のトランスミッションゲートと、逆順用のト ランスミッションゲートとが、同時にオンされるととが 解消されることで、高周波数の切替信号が入力された場 台においても、双方向シフトレジスタ回路装置は誤動作 すること無く動作することが可能となる。

【10036】②前記②項において、切替信号を入力して それぞれのトランスミッションゲートをオン/オフさせ るゲート信号を生成するゲート信号生成回路装置を、配 50 プロセスと同一のままで製造することが可能となるの

列順用のトランスミッションゲート用と逆順用のトラン スミッションゲート用として別個に備え、それぞれのゲ ート信号生成回路装置は、pチャンネルMOSとnチャ ンネルMOSとが相待形に接続されて、両MOSのゲー トの共通接続点に切替信号が入力されるインバータ回路 装置と、このインバータ回路装置の出力を入力するイン バータ回路装置とを有し、それぞれの切替信号が入力さ れるインバータ回路装置が有するpチャンネルMOSお よびnチャンネルMOSの、チャンネル部の「長さ方向 16 寸法/幅方向寸法」値を、配列順用のゲート信号生成回 路装置の持つ値が、逆順用のゲート信号生成回路装置の 持つ値よりも大きい値に設定することで、配列順用のそ れぞれのトランスミッションゲートがオンされるタイミ ングを、逆順用のそれぞれのトランスミッションゲート がオフされるタイミングよりも遅く、かつ、配列順用の それぞれのトランスミッションゲートがオフされるタイ ミングを、逆順用のそれぞれのトランスミッションゲー トがオンされるタイミングよりも早く設定した構成とす ることにより、双方向シフトレジスタ回路装置を製造す 26 る製造プロセスを単純化することが可能となるので、高 国波敷の切替信号に対応した双方向シフトレジスタ回路 装置の製造原価を低減することが可能となる。

18

【①)37】②前記の項において、切替信号を入力し て、配列順用のそれぞれのトランスミッションゲートを オン/オフさせる配列順用のゲート信号と、逆順用のそ れぞれのトランスミッションゲートをオン/オフさせる 逆順用のゲート信号とを生成するゲート信号生成回路装 置を備え、このゲート信号生成回路装置は、切替信号を 入力してこの信号を遅延したうえで出力する遅延回路装 36 置と、切替信号と遅延回路の出力とを入力して両信号の 論理績に基づく出力信号を出力する論理論演算回路装置 と、切替信号と返延回路の出力とを入力して両信号の論 鲤和に基づく出力信号を出力する論理和演算回路装置 と、論理論演算回路装置の出力を入力するインバータ回 路と、論理和消算回路装置の出力を入力するインバータ 回路とを有し、論理論演算回路装置の出力、および論理 續清算回路装置の出力を入力するインバータ回路の出力 とを配列順用のゲート信号として用い、論理和演集回路 装置の出力、および論理和海算回路装置の出力を入力す 【発明の効果】との発明においては、前記の課題を解決 40 るインバータ回路の出力とを逆順用のゲート信号として 用いることで、配列順用のそれぞれのトランスミッショ ンゲートがオンされるタイミングを、遺順用のそれぞれ のトランスミッションゲートがオフされるタイミングよ りも遅く、かつ、配列順用のそれぞれのトランスミッシ ョンゲートがオフされるタイミングを、逆順用のそれぞ れのトランスミッションゲートがオンされるタイミング よりも早く設定した構成とすることにより、高層波数の 切替信号に対応した双方向シフトレジスタ回路装置を、 従来例の双方向シフトレジスタ回路装置を製造する製造 (11)

特闘平8-106795

20

で、高周波数の切替信号に対応した双方向シフトレジス タ回路装置の製造原価を低減することが可能となる。 【図面の簡単な説明】

19

【図1】請求項1,2に対応するこの発明の一実施例に よる双方向シフトレジスタ回路装置の主要部を示す回路 図

【図2】図1中に示したゲート信号生成回路装置内で使用されるインバータ回路装置の要部の詳細を示すその回路

【図3】図1中に示したゲート信号生成回路装置の動作 19 を説明する説明図

【図4】請求項1.3に対応するこの発明の一実施例による双方向シフトレジスタ回路装置を示し、(a)はその主要部を示す回路図、(b)は図4(a)中に示したゲート信号生成回路装置内で使用されるインバータ回路装置の要部の詳細を示すその回路図

【図5】図4中に示した双方向シフトレジスタ回路装置の豪部の詳細を示すその回路図

【図6】図4中に示したゲート信号生成回路装置の動作 を説明する説明図

【図7】請求項1、4に対応するこの発明の一実総例による双方向シフトレジスタ回路装置に用いられるれるゲート信号生成回路装置を説明する説明図であり、(a) はその主要部を示すその回路図、(b) は図7(a) で示したゲート信号生成回路装置の動作を示すその波形図*

*【図8】従来例の双方向ンフトレジスタ回路装置の主要 部を示すその回路図

【図9】図8中に示した双方向シフトレジスタ回路装置の景部の詳細を示すその回路図

【図10】図8中に示したゲート信号生成回路装置の動作を説明する説明図

【図11】高層波数の切替信号が入力された場合の図8 中に示したゲート信号生成回路装置の動作を説明する説 朗図

【符号の説明】

1 双方向シフトレジスタ回路装置(シフトレジス

タ)

2A ゲート信号生成回路装置(GG)

2Aa ゲート信号

2Ab ゲート信号

2B ゲート信号生成回路装置 (GG)

2Ba ゲート信号

2 B b ゲート信号

3A インバータ回路装置(インバータ)

20 3B インバータ回路装置(インバータ)

4 インバータ


4.a 信号

841 インバータ


89a 切替信号

[図1]


[図2]



[2010]



BEST AVAILABLE COPY



BEST AVAILABLE COPY

特闘平8-106795

(13) [27] [図8] (a) (4) (a) [図11] (n)(a) (a) (6) (h) [図9] (e)

BEST AVAILABLE COPY